دومینو مبتنی بر مقایسه جریان ارتقاءیافته برای طراحی گیت های عریض توان پایین
نویسندگان
چکیده
در این مقاله یک مدار دومینو جدید برای کاهش توان مصرفی گیت های عریض بدون کاهش چشم گیر سرعت پیشنهاد می شود. در تکنیک مداری پیشنهادی از مقایسه جریان شبکه پایین کش با جریان مرجع جهت تولید خروجی مناسب استفاده می شود. بدین طریق دامنه تغییرات دو سر شبکه پایین کش کم شده و توان مصرفی کاهش می یابد. همچنین از یک ترانزیستور در حالت دیودی به صورت سری با شبکه پایین کش استفاده شده است تا جریان نشتی زیر آستانه کاهش و مصونیت در برابر نویز افزایش یابد. شبیه سازی گیت های or عریض با استفاده از نرم افزار hspice در فناوری 90 نانومتر cmos انجام شده است. نتایج شبیه سازی گیت های or 64 بیتی در تأخیر یکسان، 39% کاهش توان و 2.1 برابر بهبود مصونیت در برابر نویز را نسبت به مدار دومینو استاندارد نشان می دهند.
منابع مشابه
دومینو مبتنی بر مقایسه جریان ارتقاءیافته برای طراحی گیتهای عریض توان پایین
در این مقاله یک مدار دومینو جدید برای کاهش توان مصرفی گیتهای عریض بدون کاهش چشم‌گیر سرعت پیشنهاد می‌شود. در تکنیک مداری پیشنهادی از مقایسه جریان شبکه پایین‌کش با جریان مرجع جهت تولید خروجی مناسب استفاده می‌شود. بدین طریق دامنه تغییرات دو سر شبکه پایین‌کش کم شده و توان مصرفی کاهش می‌یابد. همچنین از یک ترانزیستور در حالت دیودی به‌صورت سری با شبکه پایین‌کش استفاده شده است تا جریان نشتی زیر آستانه...
متن کاملیک سلول XOR جدید دو ورودی مبتنی بر CNTFET با توان نشتی فوق العاده پایین برای تمام جمع کننده های ولتاژ پایین و توان پایین
گیت XOR یکی از بلوک های سازنده پایه در یک مدار تمام جمع کننده می باشد که بهبود عملکرد آن می تواند به یک تمام جمع کننده بهبود یافته منجر شود. بدین منظور، در این مقاله، یک سلول XOR جدید ولتاژ پایین مبتنی بر ترانزیستور های اثر میدان نانو لوله کربنی (CNTFET) پیشنهاد شده است. اهداف طراحی اصلی برای این مدار جدید، اتلاف توان کم، جریان نشتی پایین و سوئینگ ولتاژ کامل در یک ولتاژ تغذیه کم (Vdd = 0.5 V) م...
متن کاملطراحی واحد تأخیر CMOS برای افزایش محدوده دینامیکی و خطینگی بالا برای کاربردهای ولتاژ پایین و توان پایین
در طراحی مدارهای مجتمع آنالوگ همواره طراحی و پیاده سازی یک واحد تأخیر مناسب برای کاربردهای دیجیتال و آنالوگ به عنوان یک چالش مطرح بوده است. این مدار کوچک نقش قابل توجهی در کارآیی سیستمهای مختلف و بخصوص سیستمهای دیجیتال ایفا می‌نماید. از آنجا که در تکنولوژیهای زیر میکرون که توان مصرفی و کاهش ولتاژ به عنوان یک ضرورت احساس می‌شود، دست یابی به یک واحد تأخیر با خطینگی مناسب به عنوان مشکل بزرگی در ...
متن کاملاستفاده از یک مدل ژئومورفولوژیکی مبتنی بر توان جریان برای پهنه‌بندی فرسایش و رسوب‌خیزی حوضه‌های آبریز
تأمین اطلاعات مورد نیاز برای مدل‌های فرسایش و رسوب از مشکلات عمدة به‌کارگیری این مدل‌هاست. در این پژوهش مدلی ژئومورفولوژیکی معرفی می‌شود که بر مبنای تئوری قدرت جریان توسعه یافته و برای محاسبة پتانسیلِ فرسایشِ منجر به تولیدِ رسوبِ ورودی به رودخانه‌ها از دو پارامتر شیب و مساحت ویژة زهکشی استفاده می‌کند. مدل مزبور فقط با تکیه بر نقشة ارتفاعی رقومی قادر به ناحیه‌‌بندی حوضه بر اساس حساسیت به فرسایش است...
متن کاملطراحی مدارهای دینامیک توان پایین، مقاوم در برابر نشتی برای گیتهای عریض در تکنولوژیهای cmos مقیاس نانو
با ادامه روند کوچک شدن طول کانال ترانزیستورها در تکنولوژیهای cmos مقیاس نانو، جریان نشتی افزایش می یابد بطوریکه توان نشتی، مخصوصا در گیتهای عریض، مولفه بسیار زیادی از کل توان تلفاتی سیستم را تشکیل می دهد. از سوی دیگر افزایش جریان نشتی منجر به کاهش مصونیت در برابر نویز مخصوصا در گیتهای دینامیکی عریض (با درون دهی زیاد) می گردد. بنابراین کاهش توان نشتی و افزایش مصونیت در برابر نویز به موضوع مهمی د...
15 صفحه اولطراحی PLL دو حلقه ای مبتنی بر آشکارسازی فاز پنجره‌ای با سرعت قفل بالا، توان مصرفی و اسپور مرجع پایین
In this paper, a dual loop PLL with short locking time, low power consumption and low reference spur is presented. The output frequency and reference frequency of the designed circuit are 3.2 GHz and 50 MHz, respectively, aimed to WiMAX applications. In the proposed circuit in locked state, some parts of the circuit could be powered off, to reduce overall power consumption. Phase detection in t...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
عنوان ژورنال:
مهندسی برق دانشگاه تبریزجلد ۴۷، شماره ۱، صفحات ۱-۱۰
کلمات کلیدی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023